1. 半導体 — 導体でも絶縁体でもない
半導体とは何か
世の中の物質は電気の通しやすさで3つに分かれる。
| 分類 | 電気を… | 例 | スイッチになる？ |
|---|---|---|---|
| 導体 | 常に通す | 銅線、金 | NO（常にON） |
| 絶縁体 | 常に通さない | ゴム、ガラス | NO（常にOFF） |
| 半導体 | 条件次第で通す | シリコン | YES |
電圧などの条件で電気を通したり止めたりできる — つまりスイッチとして動作する。これが半導体の本質的な価値。
半導体素子
半導体の性質を利用して作られた部品を半導体素子と呼ぶ。
- ダイオード — 電流を一方向にだけ通す素子
- トランジスタ — 電流のON/OFFを制御するスイッチ・増幅素子
- IC（集積回路） — トランジスタを大量に集めた回路
根本的な素子はダイオードとトランジスタの2つ。現代の電子回路はほぼトランジスタを中心に構成されている。
2. トランジスタ — 0と1を生むスイッチ
トランジスタの基本構造
トランジスタは3つの端子（ベース・コレクタ・エミッタなど）を持つ。ある端子に電圧をかけると、他の端子間に電流が流れる/流れないを制御できる。
高い電圧 = 1、低い電圧 = 0。これでデジタルの世界（0と1の世界）が成立する。
トランジスタからCPUまでの4ステップ
| ステップ | やること | 例 |
|---|---|---|
| 1. スイッチング | ON/OFFで0と1を表現 | 電圧High=1, Low=0 |
| 2. 論理ゲート | トランジスタを組み合わせて論理関数を実現 | AND, OR, NOT |
| 3. 演算回路 | 論理ゲートを組み合わせて足し算などを実行 | 加算器（adder） |
| 4. CPU/GPU | 演算回路を大量集積 | 数十億トランジスタ |
次のセクションで、ステップ2と3を詳しく図解する。
真空管 → トランジスタ
真空管も同じスイッチング機能を持っていた。初期のコンピュータ（ENIAC等）は真空管で構成されていた。
トランジスタは真空管の小型・省電力・高信頼性版。原理は同じだが、サイズが数万分の1になったことで集積が可能になった。
3. 論理ゲート図鑑 — 計算の最小部品6つ
トランジスタを組み合わせると論理ゲート（Logic Gate）ができる。たった6種類のゲートで、あらゆる計算が実現できる。
NOT（否定）
入力を反転する。0→1、1→0。
| A | Out |
|---|---|
| 0 | 1 |
| 1 | 0 |
トランジスタ: 2個（CMOS実装）
AND（論理積）
両方1のときだけ1。「かつ」。
| A | B | Out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
トランジスタ: 6個（CMOS実装）
OR（論理和）
どちらか一方でも1なら1。「または」。
| A | B | Out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
トランジスタ: 6個（CMOS実装）
NAND（否定論理積）
ANDの反転。両方1のときだけ0。実はこれ1つで全ゲートを作れる「万能ゲート」。
| A | B | Out |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
トランジスタ: 4個（CMOS実装）— 最も基本的なゲート
NOR（否定論理和）
ORの反転。どちらも0のときだけ1。NANDと同じく万能ゲート。
| A | B | Out |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
トランジスタ: 4個（CMOS実装）
XOR（排他的論理和）
異なるときだけ1。同じなら0。足し算の核心。
| A | B | Out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
トランジスタ: 8~12個（CMOS実装）
なぜ6つだけで十分か
実はNANDゲート1種類だけで他の全ゲートを構成できる（万能ゲート）。半導体の製造では、実際にNANDやNORを基本単位として大量に配置し、すべての回路を構成している。
| 作りたいゲート | NANDでの実現方法 |
|---|---|
| NOT | NANDの両入力を同じ信号にする |
| AND | NAND → NOT（NAND 2個） |
| OR | 各入力をNOT → NAND（NAND 3個） |
💻 プログラミングで言うと
// 6つの論理ゲート = プログラミングの論理演算子
NOT(a) = !a // 否定
AND(a, b) = a && b // 論理積
OR(a, b) = a || b // 論理和
NAND(a,b) = !(a && b) // 否定論理積
NOR(a, b) = !(a || b) // 否定論理和
XOR(a, b) = a !== b // 排他的論理和（異なればtrue）4. CMOSの仕組み — トランジスタで論理ゲートを作る
論理ゲートは具体的にどうトランジスタで作るのか？ 現代の半導体はほぼすべてCMOS（Complementary Metal-Oxide-Semiconductor / 相補型MOS）という方式で作られている。
CMOSの2種類のトランジスタ
CMOSは2種類のトランジスタをペアで使う。これが「Complementary（相補的）」の意味。
| PMOS（P型） | NMOS（N型） | |
|---|---|---|
| ゲート入力が0のとき | ON（電流を通す） | OFF（電流を通さない） |
| ゲート入力が1のとき | OFF（電流を通さない） | ON（電流を通す） |
| ONのとき繋がる先 | VDD（電源 = 1） | GND（接地 = 0） |
| 役割 | 出力を1にする（プルアップ） | 出力を0にする（プルダウン） |
PMOSとNMOSは必ず逆に動く。片方がONなら片方はOFF。だから出力は必ず1か0のどちらかになり、中途半端な状態にならない。これがCMOSの最大の利点（低消費電力の理由）。
CMOS回路の基本構造
すべてのCMOS回路は同じ構造を持つ:
上半分（PMOS）が出力を1に引っ張り、下半分（NMOS）が出力を0に引っ張る。入力に応じてどちらか片方だけがONになる。
NOT（インバータ）— 2個のトランジスタ
最もシンプルなCMOS回路。PMOS 1個 + NMOS 1個。
入力0 → PMOSがON → 出力は電源（1）に繋がる。入力1 → NMOSがON → 出力はGND（0）に繋がる。常にどちらか片方だけがON。
NAND — 4個のトランジスタ（万能ゲート）
PMOS 2個を並列、NMOS 2個を直列に接続する。
NOR — 4個のトランジスタ（NANDの裏返し）
NANDと正反対: PMOS 2個を直列、NMOS 2個を並列にする。
AND・OR・XOR — 基本ゲートの組み合わせで作る
実はAND と OR は「ネイティブ」なCMOS回路ではない。NANDやNORに NOT を1段追加して作る。
| ゲート | 構成 | トランジスタ数 | 図解 |
|---|---|---|---|
| AND | NAND → NOT | 4 + 2 = 6個 | NAND(A,B)の出力をNOTで反転 |
| OR | NOR → NOT | 4 + 2 = 6個 | NOR(A,B)の出力をNOTで反転 |
| XOR | 複数の方法あり | 8〜12個 | NAND 4個で構成可能 |
入力
4個
2個
計6個
半導体チップ上では、NAND/NOR が最も「自然な」ゲート。AND/OR は「不自然」で余分にトランジスタが要る。これはCMOS回路の物理的構造から来る性質で、設計者は NAND/NOR ベースでロジックを組む。
XOR を NAND 4個で作る
XOR（排他的論理和）は加算器の核心部品。NAND 4個（= トランジスタ16個）で構成できる。
NAND₁ で A NAND B を計算 → NAND₂ で A NAND (A NAND B) → NAND₃ で (A NAND B) NAND B → 最後にNAND₄で合成 = XOR。
CMOS トランジスタ数まとめ
| ゲート | PMOS | NMOS | 合計 | CMOSでの構造 |
|---|---|---|---|---|
| NOT | 1 | 1 | 2 | 最小単位。P1個+N1個 |
| NAND | 2(並列) | 2(直列) | 4 | 最も自然な2入力ゲート |
| NOR | 2(直列) | 2(並列) | 4 | NANDの裏返し |
| AND | 3 | 3 | 6 | NAND + NOT |
| OR | 3 | 3 | 6 | NOR + NOT |
| XOR | 4~6 | 4~6 | 8~12 | NAND×4、または伝送ゲート方式 |
設計の鉄則: NAND と NOR（各4個）が最も効率的。チップ設計者はまずNAND/NORベースで考え、必要なときだけAND/ORを使う。NVIDIA GPU の800億トランジスタも、この4個のトランジスタの塊の繰り返しで構成されている。
5. 四則演算 — ゲートの組み合わせで計算する
6つの論理ゲートを組み合わせるだけで、足し算・引き算・掛け算・割り算がすべて実現できる。ここがトランジスタからCPUへの核心。
足し算 — 半加算器（Half Adder）
1桁の2進数（0か1）の足し算は4パターンしかない:
| A | B | 繰り上がり（Carry） | 合計（Sum） |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
よく見ると:
- Sum の列 = XOR の真理値表と完全一致
- Carry の列 = AND の真理値表と完全一致
つまり、XOR 1個 + AND 1個 = 1桁の足し算回路。これが半加算器（Half Adder）。
半加算器 — ゲートレベルの回路図
上のブロック図を実際の論理ゲート記号で描くとこうなる:
XOR が「この桁の合計」を出し、AND が「繰り上がるか？」を判定する。たった2つのゲートで1桁の足し算が完成。
ただし弱点がある — 前の桁からの繰り上がり（Carry In）を受け取れない。1桁目はこれで十分だが、2桁目以降は全加算器が必要。
全加算器（Full Adder）— 半加算器2個 + OR 1個
全加算器は入力が3つ: A、B、そして前の桁からのCin（Carry In / 繰り上がり入力）。
| 入力A | 入力B | Cin | Sum | Cout |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
構造: 半加算器①でA+Bを計算 → その結果のSumとCinを半加算器②で足す → 両方のCarryをORで合成。
動作の流れ:
- 半加算器①: A と B を足す → Sum₁ と Carry₁ を出力
- 半加算器②: Sum₁ と Cin（前の桁の繰り上がり）を足す → 最終 Sum と Carry₂
- OR: Carry₁ と Carry₂ のどちらかが1なら繰り上がり → Cout
全加算器1個のゲート数: XOR×2 + AND×2 + OR×1 = 5ゲート。CMOSトランジスタ数では約40個。
4ビット加算器 — 全加算器の連鎖（リップルキャリー加算器）
全加算器を桁の数だけ横に並べ、前の桁のCoutを次の桁のCinに繋ぐ。これが実際のCPU内の加算器の基本形。
繰上: 0 ← 1 ← 1 ← 1 ← 0 ← Carryが右から左へ波及
0 1 0 1 ← 5
+ 0 0 1 1 ← 3
─────────
1 0 0 0 ← 8
FA₃ FA₂ FA₁ FA₀ ← 各桁を1個の全加算器が担当
スケーリング: 32ビットCPUなら全加算器32個、64ビットなら64個を連鎖。ゲート数 = 5×64 = 320ゲート。CMOSトランジスタ数では約2,500個 — GPUの800億個のうちのほんの一部。残りは制御回路、レジスタ、キャッシュ等。
引き算 — 足し算回路をそのまま使う
引き算のために別の回路は不要。「2の補数」というトリックで、引き算を足し算に変換する。
| ステップ | 操作 | 例: 5 - 3 |
|---|---|---|
| 1. ビット反転 | 引く数（3）の全ビットをNOTで反転 | 0011 → 1100 |
| 2. +1 | 反転した数に1を足す（= 2の補数） | 1100 + 1 = 1101 |
| 3. 加算 | 元の数（5）と2の補数を足し算 | 0101 + 1101 = 0010 |
3 の2進数: 0 0 1 1
ビット反転（NOT）: 1 1 0 0
+1（2の補数）: 1 1 0 1 ← これが「-3」の表現
0 1 0 1 ← 5
+ 1 1 0 1 ← -3（2の補数）
─────
0 0 1 0 ← 2 (5桁目の繰り上がりは無視)
引き算 = NOT + 加算器。引き算専用のハードウェアは不要。だから加算器はCPUの最も重要な回路。
掛け算 — シフト（桁ずらし）+ 足し算
2進数の掛け算は、小学校の筆算と全く同じ原理。
0 1 0 1 ← 5
× 0 0 1 1 ← 3
─────
0 1 0 1 ← 5 × 1（1桁目）
0 1 0 1 . ← 5 × 1（2桁目）→ 1桁左シフト
─────
0 1 1 1 1 ← 15（部分積を全部足す）
必要な操作は3つだけ:
| 操作 | 使うゲート/回路 |
|---|---|
| 各桁を掛ける（0か1かの判定） | ANDゲート |
| 桁をずらす（シフト） | 配線を1つずらすだけ（ゲート不要） |
| 部分積を足す | 加算器 |
掛け算 = AND + シフト + 加算器。新しい回路は不要。
割り算 — シフト + 引き算（= シフト + 足し算）
割り算も筆算と同じ原理。「引けるか試す → 引けたら商に1を立てる」の繰り返し。
1 1 1 1 ÷ 0 0 1 1
1. 上位から3を引けるか？ 1111 >= 0011×1000？ → NO
2. 1桁下げて試す: 1111 >= 0011×0100？ → YES → 商に1
1111 - 1100 = 0011
3. 次の桁: 0011 >= 0011×0010？ → NO → 商に0
4. 次の桁: 0011 >= 0011×0001？ → YES → 商に1
0011 - 0011 = 0000
商: 0 1 0 1 = 5、余り: 0
| 操作 | 使うゲート/回路 |
|---|---|
| 除数をシフト | 配線ずらし |
| 引き算で比較 | 加算器（2の補数で引き算） |
| 商のビットを決定 | 引き算結果の符号ビットを見る |
割り算 = シフト + 引き算 = シフト + 加算器。最も複雑だが、結局は同じ部品の組み合わせ。
四則演算の全体像 — すべて加算器に帰着する
ON/OFF
AND, OR, NOT,
NAND, NOR, XOR
XOR + AND
| 演算 | 実現方法 | 必要な追加部品 |
|---|---|---|
| 足し算 | 加算器そのもの | なし |
| 引き算 | NOT + 加算器 | NOTゲートのみ |
| 掛け算 | AND + シフト + 加算器 | ANDゲートのみ |
| 割り算 | シフト + 引き算（= 加算器） | なし |
すべての計算は加算器に帰着する。加算器はXOR + ANDで作れる。XORもANDもトランジスタで作れる。
→ だからトランジスタを大量に集積すれば、あらゆる計算ができるコンピュータになる。これがCPU。
6. ロジック半導体 — 計算する半導体
ロジック半導体とは
論理演算や制御を行う半導体の総称。CPU、GPU、ASIC、FPGAなどが含まれる。
ロジック半導体でトランジスタが重要な理由は明快 — 論理スイッチそのものがトランジスタで実現されているから。
- AND回路 → トランジスタ6個
- 加算器 → XOR + AND の組み合わせ
- CPU → 加算器、比較器、制御器の大規模集積
ロジック半導体の性能 ≒ トランジスタの数と速さ。だから微細化（トランジスタを小さくして大量に詰める）が死活問題になる。
7. メモリ半導体 — 記憶する半導体
メモリにも半導体が必要な理由
データの保存と読み出しを高速・高密度で行うには、微小な電子部品の集積が必要。だから半導体で作る。
メモリの種類
| 種類 | 速度 | 電源OFF | 用途 |
|---|---|---|---|
| SRAM | 最速 | 消える | CPUキャッシュ |
| DRAM | 速い | 消える | メインメモリ（PCの「16GB」） |
| フラッシュメモリ | 遅い | 残る | SSD、USBメモリ |
DRAMの基本セル — 1トランジスタ + 1キャパシタ
DRAMのキーはキャパシタ（コンデンサ）に電荷を蓄えてデータを保持すること。しかし、電荷の読み書きを制御するスイッチとしてトランジスタも必須。
DRAM 1セル = 1トランジスタ（T）+ 1キャパシタ（C）。これが「1T1C構造」と呼ばれる基本単位。
ロジックは「トランジスタで計算する」。メモリは「トランジスタ + キャパシタ等で記憶する」。トランジスタの使い方が違う。
8. 微細化 — なぜ小さくする必要があるのか
ロジック半導体が数nmレベルの微細化を必要とする理由
高速計算のためには:
- トランジスタ数を増やす — 並列処理能力の向上
- 配線距離を短くする — 信号伝達の高速化
この2つを同時に達成する唯一の方法が「小さく作る」こと。
「大きくして離して作れば？」への答え
面積を広げてトランジスタ間の距離を取れば、製造は楽になる。しかし:
| 距離が増えると… | 結果 |
|---|---|
| 信号の伝達時間が長くなる | 計算が遅くなる |
| 配線の抵抗・容量が増える | 消費電力が増える |
| チップ面積が大きくなる | 歩留まり（良品率）が悪化する |
「密に集積する」ことは性能向上の根本原理。面積を大きくすることは解決策にならない。
DRAMはロジックほど微細化が厳しくない
DRAMの主目的は記憶。ロジックほどの演算速度は要求されないため、設計の優先順位が異なる。
| ロジック（CPU/GPU） | メモリ（DRAM） | |
|---|---|---|
| 最優先 | 演算速度（クロック周波数） | 容量（ビット密度） |
| 微細化の目的 | 速く + 省電力 | 多く + 安く |
| 最先端ノード | 2-3nm | 10nm台 |
ロジックとメモリでは「微細化の圧力」が全く違う。これが製造装置の投資先にも直結する。
9. まとめ
| カテゴリ | 本質 | トランジスタの役割 |
|---|---|---|
| ロジック半導体 | 計算する | スイッチングで論理演算 |
| メモリ半導体 | 記憶する | 読み書きの制御スイッチ |
| CPU / GPU | 大量トランジスタの集積回路 | 数十億個が演算を実行 |
| 微細化 | 速度・電力効率・集積度の向上 | 小さくすることが唯一の道 |
この基本を押さえた上で、Lesson 1以降ではバリューチェーン全体を物理の原理から辿っていく。
📖 このページの用語集
| 用語 | 正式名称・意味 | 一言で |
|---|---|---|
| 半導体 | Semiconductor | 条件で導体/絶縁体を切り替えられる材料 |
| トランジスタ | Transistor | 3端子のスイッチ・増幅素子。全ICの基本部品 |
| ダイオード | Diode | 電流を一方向だけ通す2端子素子 |
| IC | Integrated Circuit / 集積回路 | トランジスタを大量に1チップに集めたもの |
| 論理ゲート | Logic Gate | AND, OR, NOTなどの基本論理関数を実現する回路 |
| AND | 論理積 | 両方1のときだけ1。トランジスタ直列接続 |
| OR | 論理和 | どちらか1なら1。トランジスタ並列接続 |
| NOT | 否定 / インバータ | 入力を反転。0→1、1→0 |
| NAND | 否定論理積 | ANDの反転。万能ゲート — これ1つで全ゲートを構成可能 |
| NOR | 否定論理和 | ORの反転。NANDと同じく万能ゲート |
| XOR | 排他的論理和 | 異なるときだけ1。加算器の核心部品 |
| CMOS | Complementary MOS | PMOSとNMOSをペアで使う方式。現代チップの標準 |
| PMOS | P-channel MOSFET | 入力0でON。出力を1（VDD）に引き上げる |
| NMOS | N-channel MOSFET | 入力1でON。出力を0（GND）に引き下げる |
| VDD | 電源電圧（Supply Voltage） | 回路の「1」を表す電源ライン |
| GND | Ground / 接地 | 回路の「0」を表す基準電位 |
| 半加算器 | Half Adder | XOR + AND。1桁の足し算回路 |
| 全加算器 | Full Adder | 繰り上がり入力も扱える加算器。複数桁に対応 |
| 2の補数 | Two's Complement | ビット反転+1で負数を表現。引き算を足し算に変換 |
| CPU | Central Processing Unit | 汎用演算プロセッサ。逐次処理に強い |
| GPU | Graphics Processing Unit | 並列演算プロセッサ。AI学習に必須 |
| SRAM | Static Random Access Memory | 最速メモリ。CPUキャッシュに使用 |
| DRAM | Dynamic Random Access Memory | 主記憶。1T1C構造。揮発性 |
| キャパシタ | Capacitor / コンデンサ | 電荷を蓄える素子。DRAMの記憶単位 |
| 1T1C | 1 Transistor + 1 Capacitor | DRAMセルの基本構造 |
🧠 セルフチェック
Q1: 半導体が導体や絶縁体と根本的に違う点は何か？
答えを見る
電圧などの条件で電気を通す/通さないを制御できること。導体は常にON、絶縁体は常にOFFで、どちらもスイッチにならない。
Q2: AND、OR、XORの違いを真理値表で説明せよ。
答えを見る
AND: 両方1のときだけ1（1,1→1、それ以外→0）。OR: どちらか1なら1（0,0→0、それ以外→1）。XOR: 異なるときだけ1（0,1→1、1,0→1、それ以外→0）。
Q3: NANDゲートが「万能ゲート」と呼ばれる理由は？
答えを見る
NANDゲートだけを組み合わせることで、NOT、AND、OR、XORなど他の全ての論理ゲートを構成できるから。例: NANDの両入力を同じにするとNOTになる。
Q4: CMOSのPMOSとNMOSはそれぞれ入力が何のときにONになるか？ なぜこのペアで消費電力が低いか？
答えを見る
PMOS: 入力0でON（出力をVDD=1に接続）。NMOS: 入力1でON（出力をGND=0に接続）。常にどちらか片方だけがONなので、VDDからGNDへの貫通電流が流れず、スイッチング時以外は電力をほぼ消費しない。
Q5: NANDゲートはPMOS・NMOSをそれぞれどう接続するか？ なぜその構造でNANDになるか？
答えを見る
PMOS 2個を並列、NMOS 2個を直列。NMOS直列は両方ON（A=1かつB=1）のときだけGNDに繋がるので出力=0。それ以外はPMOS並列のどれかがONでVDDに繋がり出力=1。→ NANDの真理値表と一致。
Q6: AND回路がNAND（4個）+ NOT（2個）= 6個のトランジスタを必要とする理由は？
答えを見る
CMOSの物理構造上、PMOS並列+NMOS直列で「自然に」できるのはNAND。ANDを直接作る回路は存在しないため、NANDの出力をNOTで反転する必要がある。NAND(4個) + NOT(2個) = 計6個。
Q7: 半加算器はどのゲート2つで構成されるか？ それぞれの役割は？
答えを見る
XORが合計（Sum）を出力し、ANDが繰り上がり（Carry）を出力する。XORは「異なれば1」= 1桁の足し算結果、ANDは「両方1なら1」= 繰り上がり発生を検出。
Q8: 引き算を加算器で実現する方法を「2の補数」を使って説明せよ。
答えを見る
引く数の全ビットをNOTで反転し、1を足す（= 2の補数）。これを元の数に加算すると引き算の結果になる。例: 5-3 → 5 + (-3の2の補数) = 0101 + 1101 = 0010 = 2。
Q9: 掛け算に必要な3つの操作と、それぞれに使うゲート/回路は？
答えを見る
①各桁を掛ける → ANDゲート（0か1の判定）。②桁をずらす → シフト（配線をずらすだけ）。③部分積を足す → 加算器。
Q10: 四則演算すべてが「加算器に帰着する」と言える理由を説明せよ。
答えを見る
足し算 = 加算器そのもの。引き算 = NOTで2の補数を作り加算器で足す。掛け算 = ANDとシフトの後に加算器で部分積を合計。割り算 = シフトしながら引き算（= 加算器）を繰り返す。すべての基盤が加算器。
Q11: ロジック半導体とメモリ半導体で、トランジスタの役割はどう違うか？
答えを見る
ロジック: トランジスタ自体が論理スイッチとして演算を実行する。メモリ（DRAM）: トランジスタはキャパシタへの電荷の読み書きを制御するスイッチとして機能する。
Q12: DRAMの1セルの構造を述べよ。なぜトランジスタだけでは不十分か？
答えを見る
1T1C（1トランジスタ + 1キャパシタ）。データの保持はキャパシタに電荷を蓄えることで行い、トランジスタは読み書きのスイッチとして必要。トランジスタだけでは電荷を安定的に保持できない。
Q13: ロジックとDRAMで微細化の圧力が異なる理由は？
答えを見る
ロジックは演算速度が最優先で、トランジスタ数と配線距離が直結するため数nmレベルの微細化が必須。DRAMは記憶容量が最優先で、ロジックほどの速度要求がないため10nm台で済む。